- \n
- Esmasp\u00e4ev 16:00<\/a><\/li>\n
- Kolmap\u00e4ev 08:15<\/a><\/li>\n<\/ul>\n
Meeskonnat\u00f6\u00f6 \u00fclesanne<\/h2>\n
Praktikumi \u00fclesandeks on nutikas s\u00fcsteem, millele tuleb luua minimaalne juhtloogika VHDL keeles. \u00dclesandes on antud sisendid ning v\u00e4ljundid, kuid v\u00e4ljundfunktsioon tuleb meeskondadel endal koostada l\u00e4htudes \u00fclesande tingimustest. T\u00f6\u00f6 kord paneb paika n\u00f5utud sammud \u00fclesande lahendamiseks. Loodud lahendust tuleb suuliselt kaitsta vastavas praktikumitunnis (7. v\u00f5i 8. tund). Kaitsmisel tuleb etten\u00e4idata t\u00f6\u00f6tav simulatsioon, mille kohta \u00f5ppej\u00f5ul on \u00f5igus juurde k\u00fcsida. Lisaks on sellel aastal v\u00f5imalus laadida lahendus ka kauglaborina t\u00f6\u00f6tavale FPGAle, mis on kolled\u017ei tudengi l\u00f5put\u00f6\u00f6na valminud. FPGAle laadimise eelduseks on Xilinx ISE programmiga edukalt s\u00fcnteesitud .bit faili loomine.<\/p>\n
\u00dclesande kaitsmisel peab olema meeskonnal v\u00e4hemalt etten\u00e4idata p\u00f5hjendatud v\u00e4ljundfunktsioonide tabel, parem oleks kui on koostatud ka aruanne. Ilma sisuliselt p\u00f5hjendatud v\u00e4ljundfunktsioonide tabelita \u00fclesannet kaitsta ei saa! V\u00e4ljundfunktsioonide koostamisel ning \u00fclesande m\u00f5istmisel on meeskonnale antud vabad k\u00e4ed, kuid pakutud lahendus peab olema p\u00f5hjendatud. N\u00e4iteks kodus vannitoas ei ole vaja koguaeg v\u00e4ljat\u00f5mbe ventilaatorit j\u00e4rgi hoida, \u00fchissaunas seevastu on see rohkem p\u00f5hjendatud.<\/p>\n
Soovituslik t\u00f6\u00f6 kord<\/h2>\n
- \n
- M\u00e4\u00e4rata \u00fclesande v\u00e4ljundfunktsioonid (p\u00f5hjendatud!) l\u00e4htudes tingimustest<\/li>\n
- Koostada t\u00f5ev\u00e4\u00e4rtustabel vastavalt punktile 1 ning minimeerida Espressoga kasutades -Dopoall k\u00e4sku ning valides v\u00e4ikseima “totali”<\/li>\n
- Programmeerida korralikult kommenteeritud lahendus\u00a0VHDLis, kus oleks j\u00e4rgmised komponendid (iga komponent eraldi failis k.a. struktuurne kirjeldusstiil, Joonis 1):\n
- \n
- toplevel moodul – h\u00f5lmab endas j\u00e4rgnevaid alamkomponente, v.a. testpink\n
- \n
- esialgne t\u00f5ev\u00e4\u00e4rtustabel<\/li>\n
- \u00a0andmevoo kirjeldustiilis Espresso lahendus<\/li>\n
- k\u00e4itumuslikus kirjeldusstiilis Espresso lahendus<\/li>\n
- struktuurses kirjeldusstiilis Espresso\u00a0lahendus (iga ventiil (gate) eraldi komponendina)\n
- \n
- 2-AND<\/li>\n
- 3-AND jne.<\/li>\n<\/ol>\n<\/li>\n<\/ol>\n<\/li>\n
- testpink – testib k\u00f5iki komponente samaaegselt, testimist sooritatakse mitme testkomplektiga<\/li>\n<\/ol>\n<\/li>\n
- Veenduda simulatsiooniga korrektses lahenduses<\/li>\n
- Aruande koostamine<\/li>\n
- Lahenduse kaitsmine – praktikumitunnis simulatsiooni etten\u00e4itamine, v\u00f5imalusel ka FPGAle laadimine<\/li>\n
- Aruande esitamine<\/li>\n<\/ol>\n
Aruanne<\/h2>\n
Aruanne peab olema vormistatud .pdf formaadis ning saadetud hiljemalt 1. detsembriks emailile priit.ruberg[at]itcollege.ee. Meeskonna kohta tuleb esitada \u00fcks aruanne. Aruande aluseks v\u00f5tta Praktikumide korras pakutud mall, kus peab sisalduma j\u00e4rgnev:<\/p>\n
- \n
- Tiitelleht<\/li>\n
- Annotatsioon \u00a0– l\u00fchikokkuv\u00f5tte t\u00f6\u00f6st. Annotatsiooni koostamine.<\/a><\/li>\n
- Sisukord<\/li>\n
- Sissejuhatus<\/li>\n
- T\u00f6\u00f6 sisu\n
- \n
- L\u00e4hte\u00fclesanne<\/li>\n
- P\u00f5hjendatud v\u00e4ljundfunktsioonid<\/li>\n
- Minimaalne espresso tulemus (lisatud kommenteeritud\u00a0ekraanit\u00f5mmis)<\/li>\n
- VHDL programmi olulised, kommenteeritud l\u00f5igud (VHDL koodi tuim kopeerimine = 0 punkti aruande eest)<\/li>\n
- T\u00f6\u00f6s esinenud rasked kohad, probleemid jms.<\/li>\n<\/ul>\n<\/li>\n
- Kokkuv\u00f5te<\/li>\n
- Kasutatud kirjeldus – k\u00f5ik mida \u00fclesande lahedamiseks kasutati k.a. foorumid v\u00f5i videod VHDLi \u00f5ppimiseks<\/li>\n
- Lisad – t\u00e4ielik VHDL kood<\/li>\n<\/ul>\n
![\"vhdl-struktuur\"](\"http:\/\/priit.ati.ttu.ee\/wp-content\/uploads\/2016\/08\/VHDL-struktuur-300x175.png\")
<\/a>Joonis 1. VHDLi p\u00f5him\u00f5tte struktuur<\/p><\/div>\n
Hindamine<\/h2>\n
Korrektselt lahendatud \u00fclesande eest on v\u00f5imalik saada kuni 15\u00a0punkti (20 koos FPGA lahendusega), kus 10 punkti on v\u00f5imalik teenida suulise kaitsmisega ning 5 punkti \u00f5igeaegselt esitatud aruande eest. Xilinx ISEs koostatud korretkne kood ning FPGAle laetud ekraanit\u00f5mmis annavad lisaks juurde 5 punkti.<\/p>\n
FPGAle laadimine<\/h2>\n
- \n
- Lae alla Xilinx ISE Webpack 14.7<\/a> ning installeeri see<\/li>\n
- Ava meiepoolt ettevalmistatud projekt<\/a> Xilinx ISE programmis<\/li>\n
- Tutvu Xilinx ISE programmi kasutusjuhendiga<\/a><\/li>\n
- Kopeeri vabaltvalitud kirjeldusstiilis funktsionaalne kood ISEsse ning genereeri bitfail<\/li>\n
- Mine lehele kauglabori lehele Playground();<\/a> ning registreeri kasutaja<\/li>\n
- Vali omale sobiv kauglabori aeg<\/li>\n
- Labori ajal lae oma .bit fail FPGAle ning veendu, et kood ka riistvaral korrektselt t\u00f6\u00f6tab<\/li>\n
- \u00c4ra unusta FPGAle laetud programmist ka veebilehitsejast ekraanit\u00f5mmist teha<\/li>\n<\/ul>\n","protected":false},"excerpt":{"rendered":"
Test II Esmasp\u00e4ev 16:00 Kolmap\u00e4ev 08:15 Meeskonnat\u00f6\u00f6 \u00fclesanne Praktikumi \u00fclesandeks on nutikas s\u00fcsteem, millele tuleb luua minimaalne juhtloogika VHDL keeles. \u00dclesandes on antud sisendid ning v\u00e4ljundid, kuid v\u00e4ljundfunktsioon tuleb meeskondadel endal koostada l\u00e4htudes \u00fclesande tingimustest. T\u00f6\u00f6 kord paneb paika n\u00f5utud sammud \u00fclesande lahendamiseks. Loodud lahendust tuleb suuliselt kaitsta vastavas praktikumitunnis (7. v\u00f5i 8. tund). Kaitsmisel […]<\/p>\n","protected":false},"author":1,"featured_media":0,"parent":978,"menu_order":3,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/pages\/1000"}],"collection":[{"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/pages"}],"about":[{"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=1000"}],"version-history":[{"count":42,"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/pages\/1000\/revisions"}],"predecessor-version":[{"id":2560,"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/pages\/1000\/revisions\/2560"}],"up":[{"embeddable":true,"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=\/wp\/v2\/pages\/978"}],"wp:attachment":[{"href":"http:\/\/priit.ati.ttu.ee\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=1000"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}
- Ava meiepoolt ettevalmistatud projekt<\/a> Xilinx ISE programmis<\/li>\n
- Lae alla Xilinx ISE Webpack 14.7<\/a> ning installeeri see<\/li>\n
- toplevel moodul – h\u00f5lmab endas j\u00e4rgnevaid alamkomponente, v.a. testpink\n
- Kolmap\u00e4ev 08:15<\/a><\/li>\n<\/ul>\n